4.6 静态随机存储器SRAM——存储元

考纲定位：计算机组成原理 · 第 4 章 存储器（4.6）｜重要度 ★★★★★｜常见考法：选择题（SRAM 存储元结构、读/写原理、SRAM/DRAM 对比、易失性）

一句话核心：SRAM 用双稳态触发器存 1 位，靠交叉反馈锁定状态；读写都不需要刷新，但断电即失

一、SRAM 概述



提炼


- SRAM = Static Random Access Memory，静态随机存取存储器
- “静态”指不需要刷新，靠双稳态电路保持数据；“随机”指访问时间与地址无关
- 速度快、功耗较大、集成度低、成本高，常用于 Cache
- 易失性：断电后数据丢失

易错

- “随机存取”不是“上电后内容随机”；它指任意地址的访问时间相同
- “静态”不是“断电不丢”；SRAM 仍然易失
- SRAM 不需要刷新，但需要持续供电维持状态

二、SRAM 存储元的构成

2.1 存储元上电后的初始状态



结构

- 两个交叉耦合的反相器构成双稳态电路：T_1、T_2 为放大/开关管，T_3、T_4 为负载管
- a、b 两点电压互补：a 高 b 低表示 1，a 低 b 高表示 0
- 交叉反馈把状态锁定，外部干扰消失后仍保持


上电为什么是随机的


- 上电瞬间，a、b 的电压上升速度受工艺偏差影响，谁先到高电平不确定
- 一旦一侧先导通，交叉反馈会迅速把另一侧拉低，状态被锁定
- 因此上电后内容未定义，不能假设为 0 或 1

答疑卡：上电随机，读出来为什么不是乱码

- 上电后 SRAM 内容确实未定义；如果立即读，读到的就是未定义值
- 程序在使用变量前必须先写入；操作系统/引导程序也会在启动阶段初始化它要用的内存区域
- 读操作读的是“已经被写入并锁存”的稳定状态，不是上电瞬间的随机噪声
- 不要把“随机存取”与“上电随机”混为一谈：前者是访问方式，后者是上电初值

2.2 读操作





读操作（行选通X和列选通Y都为有效信号）

读操作不会破坏原有数据

将两个位线的输出信号经过差分放大器后，就可以根据电流方向的不同输出不同的数据信息了。


步骤


1. 行选通器有效，字线选中该存储元
2. T_5、T_6 导通，存储元的 a、b 与位线连通
3. 位线预充电后，存储元通过导通管向位线放电，形成差分电压
4. 灵敏放大器检测差分电压，放大为 0/1 输出
5. 读出后存储元状态保持不变（非破坏性读）

易错

- SRAM 读操作是非破坏性的；DRAM 读操作是破坏性的，需要恢复
- 读操作依赖差分信号，不是单根位线的绝对电压
- 位线电容较大，读出前通常需要预充电

2.3 写操作





信息的保持（行选通X和列选通Y都为无效信号）

- 这部分电路就与位线I/O和$\overline{I/O}$断开了。
- 电源V_{CC}通过T_3、T_4持续为T_1或T_2提供电流，以保存信息。只要不断电，存储元的状态就一直保持不变。


步骤

1. 行选通器有效，字线选中该存储元
2. 列选通器有效，把写入数据送到位线
3. 位线通过 T_5、T_6 强行改变 a、b 的状态
4. 交叉反馈把新状态锁定
5. 行、列选通信号撤销，写入完成

易错

- 写操作是“外部强写”，可以覆盖原来的状态
- 写操作需要足够的驱动能力，否则无法翻转双稳态
- 写入后撤销选通信号，状态由交叉反馈保持

三、总结



维度	SRAM
存储原理	双稳态触发器
刷新	不需要
读操作	非破坏性
写操作	直接覆盖
速度	快
集成度	低
成本	高
典型用途	Cache

易错

- SRAM 存储元不是“一个电容”，而是 6 个晶体管左右的双稳态电路
- SRAM 的“静态”只表示不需要刷新，不表示掉电保持
- SRAM 的读/写都要选中字线；写还要选中列线

知识关联：DRAM 存储元（4.9 动态随机存储器——存储元及其扩展）；SRAM 扩展（4.7 静态随机存储器SRAM——存储元扩展和存储阵列扩展）；SRAM 芯片（4.8 静态随机存储器SRAM——存储器结构及其芯片实例）；Cache（4.21 Cache——基本概念）